IEC 60821-ed.2.0

Annotation of standard text IEC 60821-ed.2.0 :

Describes a high-performance backplane bus for use in microprocessor bases systems. This parallel bus supports single- and block-transfer cycles on a 32-bit non-multiplexed address and data highway. Transmission is governed by an asynchronous handshaken protocol. The bus allocation provides for multiprocessor architectures. This bus also supports inter-module interrupts for facilitating quick response to internal and external events. The mechanics of the boards and chassis are based on IEC 60297. Note: -1.This bus is similar to the VME bus. 2.For the price of this publication, please consult the ISO/IEC price-code list. Decrit un bus de fond de panier a haute performance utilisable dans les systemes a microprocesseurs. Ce bus parallele permet des cycles de transfert, soit uniques, soit par blocs, sur une voie d'adresses et de donnees de 32 bits non multiplexees. La transmission est geree par un protocole de dialogue asynchrone. L'allocation du bus permet une architecture multiprocesseur. Ce bus permet egalement l'utilisation d'interruptions entre modules, facilitant une reponse rapide a des evenements internes ou externes. La mecanique des cartes et des chassis est concue a partir de la CEI 60297. Notes: 1. Ce bus est similaire au bus VME. 2. Pour le prix de cette publication, veuillez consulter la liste du code-prix ISO/CEI.